DiComLab
  Digital Communications Laboratory
 Home  |  People  |  Research  |  IP-cores  |  HW demonstrators  |  Lab resources  |  Contact 

Presentación | ¿A quién va dirigido? | ¿Qué habilidades conseguirá? | Prerrequisitos | Duración | Metodología | Contenidos | ¿Quién lo imparte? | ¿Cuándo y dónde se imparte? | Matricula | Reserva de plazas | Forma de pago | Información adicional


Abierta la reserva para el próximo curso:

del 27 al 31 de Enero de 2014


Curso de “Implementación de DSPs en FPGAs”

Presentación

En los últimos años la utilización de los dispositivos FPGA para la realización de procesado digital de la señal ha tomando gran relevancia. Las familias más modernas de FPGAs están reemplazando, cada día más, a los ASICs y a los DSPs programables para la implementación de algoritmos que, como el operador FFT o filtros FIR e IIR, requieren un cómputo masivo de datos. Además, son la base de nuevas aplicaciones debido a su capacidad de reconfiguración. El objetivo principal de este curso es aprender a implementar eficientemente este tipo de algoritmos en esta tecnología

¿A quién va dirigido?

Este curso se dirige a ingenieros de la industria interesados en la implementación de algoritmos de tratamiento digital de señal o de control en dispositivos FPGA. También es de utilidad para investigadores y estudiantes de doctorado interesados en el tema.

¿Qué habilidades conseguirá?

Al finalizar el curso:

  • conocerá y sabrá utilizar los recursos específicos de los dispositivos FPGA que facilitan la realización de DSPs
  • será capaz de seleccionar los algoritmos de DSP más adecuados para FPGA
  • sabrá establecer el impacto de la estructura elegida para implementar el sistema DSP en el rendimiento del hardware; así como estimar a priori el área y las prestaciones para las diferentes alternativas
  • conocerá cómo aprovechar las técnicas aritméticas para la optimización de aplicaciones y sistemas en FPGA

Prerrequisitos

Conocimientos básicos en procesado digital de la señal

Duración del curso

La duración del curso completo es de 33 horas distribuidas a lo largo de cinco días.

Metodología

El curso se imparte en un laboratorio donde se alternarán las clases teóricas para la introducción de los conceptos fundamentales con las prácticas. Las prácticas constituyen el 40% de la duración del curso y se realizarán de forma individual. En las prácticas se utilizarán las herramientas software para la implementación en dispositivos FPGA de Xilinx -ISE y System Generator for DSP- junto con las de MathWorks - Matlab y Simulink -. Algunos de los diseños realizados se validarán con la tarjeta Kintex-7 KC705 Base Evaluation Kit.

Contenidos

Los contenidos del curso distribuidos a lo largo de los cinco días son:

    Día 1 (4h de 16:00h a 20:00h)
    • Introducción a los DSPs en FPGA
    • Introducción al System Generator
    • Modelado de algoritmos con precisión finita con Matlab y System Generator
    • Dispositivos FPGA: recursos específicos para DSPs y uso con System Generator
    Día 2 (8h de 8:00h a 18:00h)
    • Arquitecturas aritméticas básicas para FPGAs: bloques del System Generator de Xilinx
    • Filtros FIR: estructuras, métodos de diseño y evaluación de precisión finita
    Día 3 (8h de 8:00h a 18:00h)
    • Filtros FIR: implementación con aritmética distribuida; optimización área-velocidad; implementación con multiplicadores cableados y sub-expresiones compartidas; core FIRDA de Xilinx
    • Filtros IIR: estructuras y métodos de diseño; efectos de precisión finita; ejemplos de implementación; segmentación en estructuras recursivas (técnicas look-ahead).
    Día 4 (8h de 8:00h a 18:00h)
    • Filtros multitasa: interpolación y diezmado; estructuras multitasa; filtro media-banda; filtro CIC; core FIR DA y CIC de Xilinx
    • Síntesis digital directa (DDS): DDS basado en tablas; efectos de precisión finita; técnicas de compresión de memoria; interpolación de memoria; DDS basado en CORDIC; core DDS de Xilinx
    • Implementación de funciones elementales (atang(Y/X), 1/X): métodos iterativos; métodos basados en tablas
    Día 5 (5h de 8:00h a 13:30h)
    • Algoritmo CORDIC: modos de operación; convergencia y precisión; estructura hardware; generalización del algoritmo; aplicaciones en DSP; CORDIC en System generator
    • Fast Fourier Transform (FFT): algoritmos; operador butterfly; arquitecturas FFT; core FFT de Xilinx

¿Quién lo imparte?

El curso lo imparten profesores del Grupo de Integración de Sistemas Electrónicos Digitales de la Universidad Politécnica de Valencia en colaboración con el Dr. Antonio García Ríos de la Universidad de Granada.

¿Cuándo y dónde se imparte?

El curso se imparte del lunes 27 al viernes 31 de Enero de 2014 en el Campus de Gandia de la Universidad Politécnica de Valencia. El horario de las clases es de 16:00 a 20:00h el lunes, de 8:00 a 18:00h de martes a jueves y de 8:00h a 13:30h el viernes.

Matrícula

El precio del curso es de 1800€. La matricula se realiza a través del Centro de Formación de Postgrado de la Universidad Politécnica de Valencia. Este precio incluye el material del curso, los cafés y los almuerzos de martes a viernes y el alojamiento en el Hotel Cibeles de lunes a viernes con el desayuno incluido.

Reserva de plazas

El curso está limitado a 14 asistentes (un asistente por puesto de laboratorio). Puede reservar su plaza vía correo electrónico enviándonos sus datos (nombre y apellido, empresa y teléfono de contacto) a jvalls@eln.upv.es.

Forma de pago

El pago se realiza por transferencia bancaria a través del Centro de Formación de Postgrado de la Universidad Politécnica de Valencia.

Información adicional

Para más información contactar con

      Javier Valls
      EPS Gandia (Univ. Politecnica de Valencia)
      C/Paranimf, 1
      46730 Gandia, Valencia, SPAIN
      Phone: +34-962849418
      Fax: +34-962849309
      email: jvalls@eln.upv.es

Colabora


Presentación | ¿A quién va dirigido? | ¿Qué habilidades conseguirá? | Prerrequisitos | Duración | Metodología | Contenidos | ¿Quién lo imparte? | ¿Cuándo y dónde se imparte? | Matricula | Reserva de plazas | Forma de pago | Información adicional

 Home  |  People  |  Research  |  IP-cores  |  HW demonstrators  |  Lab resources  |  Contact 

©2012, Digital Communications Laboratory.